| ZESTCERES FPGA
ZESTCERES FPGA
錾芯ZESTCERES FPGA基于28nm工艺，LUT6结构，集成BRAM、DSP和LVCMOS、LVTTL、LVDS、TMDS等丰富的IO接口资源，其中DSP模块通过錾芯自有专利技术提升性能，时钟频率提升至1.25GHz，相比国际大厂同款DSP模块最高时钟频率741MHz，性能提升~70%。 提供卓越的性能、成本优化以及小外形封装。 应用领域 工业控制 LED显示驱动 嵌入式系统 消费电子 |
片上资源
片上资源
性能指标
性能指标
开发环境
开发环境
兼容业界主流开发工具，自研性能优化EDA工具，相同片上资源，提升性能＞50%。
